W7500P

W750W7500bù0P同W750nèibù0不jiāngPHY同點在於其內gōngyì部將PHYqù，也shǐ通de過SOC工藝集成進yìng去，使得通過單rù芯片tài實現chéng全硬件TCP/IP協議棧接入以yī太網成爲可能，同時也爲開發者提供jiǎnhuà了一yìng套更爲簡潔的以huàle太網shèjì接入chéngběn方案，簡化了硬件單路，優化了設計成本。

W75xiàn00P實現了“ MCU + 全硬件T + MAC + PHYCP/IP協議棧 + MAC + PHY ” 支持zhīchíTCPyǐjí, UDP,zú yòngIPv4, ICMàndeP, ARP, IGMP 以及 PPPoE協議，滿足用戶對整體設計方案的需求。

特點tèdiǎn

A ARM Cortex-M0RM Cortex-M0

• 最大shízhōng時鐘頻 48MHz 率 48MHz

全quán硬yìng件TCP/IP核

• 8 8個socket
• 每個syǒuock32KBSRAM et擁有最大32KBSRAM
• MII（ MIwúguānIjiē（介質無關接口）

內存

• Flash：128KB Flash：128KB
• SRAM：16，KzuìB到kě4816KB，KB（如32KB ，zuìsocket 緩存已用，最小可用16KB，如果socket緩存未用，最大可用48KB）
• 用於Boot程序ROM：6KB 存儲的ROM：6KB

時鐘，復，fù位wèi及供jígōng給gěi管guǎn理lǐ

• POR（ shàng PdiànfùOR（上電覆位）
• wěn yā穩壓器：3.3V到1.5V
• 8到wài24bùjīngMHtǐzhènz的外部晶體振盪器
• nèi 內bùnèi部內部8MzǔróngHz的阻qì 容振盪器
• yòng 用於CPU時鐘的鎖相環

ADC

• 12bit，8ch，1Msps

DDMAMA

• 6 lù 6路DMA 控制器
• wài 外設: UARTs, SPIs

GPIO

• 53 I/Os (16 IO x 3ea, 5 IO x 1ea) 53 I/Os (16 IO x 3ea, 5 IO x 1ea)

調試方式fāngshì

• 串行調試 (SWD)

定時器/PWM

• 看門狗*1 jì(32位減法計數器)
• 計時器*4 (32wèi*4huò16 (32位shù或1qì) 6位減法計數器)
• PWMwèikě*biān8 (帶fēnpín有6位可編程預分頻dìngshí器qì的32計數器/定時器)

通訊tōngxùn接口

• 3 UART (2 gèdài3 UART (2個dānUART) 帶有FIFO及流控的 UART, 1 個單UART)
• 2 SPI 2 SPI
• 2 I2C ( 2/cóng I2C (主/從, Fast-mode (400 kbps)) http://www.iwiznet.cn/uploadfile/2015/1103/20151103044818940.pdf

加密

• 1 RNG ): 32wèi(隨jī機數生成器): 32位隨機碼

封裝 : 64 TQFP (7×7 mm) : 64 TQFP (7×7 mm)